samsung lanza su fotolitografía de 1 nm para vencer a tsmc y sk hynix

Samsung lance son photolithograph 1 nm pour battre tsmc et sk hynix

  • LunaVortex
  • 7 avril 2026
  • 3 minutes

Samsung face à deux géants: TSMC et SK Hynix. Dans le monde des jetons, TSMC avec 70% du marché de la fabrication de circuits intégrés pour des tiers, Samsung seulement 7,2% et SMIC est le troisième avec 5,32 %.

Dans le secteur de la mémoire, Samsung plomb avec 40% de la production DRAM, SK Hynix reste à 29% et Micro avec 26%. Mais dans mémoire à grande vitesse, SK Hynix contrôle un impressionnant 70% du marché HBM.

Pour ne pas rester derrière, Samsung travaille sur un photolithographe de 1 nm qui sera installé à Tainan, Taiwan. L'usine, appelée Fab 25, utilisent des wafers de 12 pouces, ont six lignes de production et démarrent la fabrication à grande échelle en 2030.

En même temps, Samsung est de régler vos nœuds 2 nm, comme votre processeur Exynos 2600 pour le Galaxy S26 et S26 + n'atteint pas les performances et l'efficacité énergétique des 3 nm de TSMC.

La clé du nouveau génération sera la technologie Feuille de fourche, qui permet de placer un élément non conducteur entre transistors pour enlever les espaces vides et augmenter la densité des transistors sur la même surface.

Que signifie la photographie 1 nm pour l'avenir?

Les 1 nm photolithographie est le prochain grand saut dans la miniaturisation des jetons. Samsung plans de montage de l'usine Fab 25 à Tainan, avec des wafers de 12 pouces et six lignes de production, et commencer la fabrication à grande échelle en 2030.

Pourquoi Samsung n'abandonne pas TSMC et SK Hynix ?

Bien que TSMC des marché 70% et SK Hynix contrôle 70% de HBM, Samsung continue de concurrencer 7,2 % des circuits intégrés et 40 % des DRAM. En outre, Exynos 2600 doit être amélioré pour correspondre aux puces 3 nm de TSMC.

Découvrez le secret de la technologie Fork Sheet

Les Feuille de fourche est innovation qui place un élément non conducteur entre les transistors, éliminant les espaces vides et permettant une densité plus élevée de transistors sur la même surface. Cela pourrait révolutionner la production de puces de 1 nm.